

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02033624 A

(43) Date of publication of application: **02.02.90**

(51) Int. CI

G06F 5/00

(21) Application number: 63182819

(22) Date of filing: 23 . 07 . 88

(71)Applicant: NEC CORP

(72)Inventor: NAGASAWA TOSHIKATSU

(54) HIGH-SPEED CODE CONVERTING SYSTEM


(57) Abstract:

PURPOSE: To perform the conversion of codes at a high speed by converting an EBCDIC code into an ASCII code and vice versa in terms of hardware.

CONSTITUTION: The 1st and 2nd operand registers 1 and 2 convert the ASCII codes into the EBCDIC codes and vice versa. An OR is calculated 3 between the outputs of both registers 1 and 2, and the output of this calculation is stored in a 3rd operand register 4. In the case the ASCII code is converted into the EBCDIC code by the third register 3, a flag is set at 1 only when the hexadecimal '30' is converted into '39'. While the flag is set at 1 only when the hexadecimal 'F0' is converted into 'F9' in the case the EBCDIC code is converted into the ASCII code. Then an address of a RAM 14 is selected by the byte of the corresponding register 2 when

the flag is kept at 0. Then the code-converted outputs are stored in the register 4 for each byte.

COPYRIGHT: (C)1990, JPO& Japio



⑲ 日本 国特許庁(JP)

① 特許出願公開

平2-33624 ⑩ 公 開 特 許 公 報(A)

3 Int. Cl. 5

庁内整理番号 識別記号

③公開 平成2年(1990)2月2日

G 06 F 5/00

Z 7230-5B

審査請求 未請求 請求項の数 1 (全4頁)

高速コード変換方式 60発明の名称

> 顧 昭63-182819 20特 顧 昭63(1988) 7月23日 四出

東京都港区芝5丁目33番1号 日本電気株式会社内 @発 明 者 長 澤 勝

東京都港区芝5丁目33番1号 ⑪出 願 人 日本電気株式会社

外2名 四代 理 人 弁理士 芦 田 坦

> 頣 細

1. 発明の名称

高速コード変換方式

2.特許請求の範囲

1. ASCIIコードを EBCDICコードに、あるいは、 EBCDIC コードを ASCII コードにコード変換するコ ード変換方式にないて、 EBCDIC コードに変換する 場合は, 1 6 進数の"FOFO … FO" を設定し,ASCII コードに変換する場合は, 1 6 進数の " 3F3F ... 3F *が設定される第1のオペランドレジスタと: 主記憶装置よりのコード変換すべきオペランドを 格納する第2のオペランドレンスタと; EBCDIC コードに変換する場合は,前記第1のオペランド レジスタの内容と前記第2のオペランドレジスタ の内容との論理和を演算し、ASCIIコードに変換 する場合は、前記第1のオペランドレジスタの内 容と前記頭2のオペランドレジスタの内容との論 **理税を演算する演算器と:該演算器の改算結果を**

格納する第3のオペランドレジスタと;前記第2 のオペランドレジスタの各ペイトが10進数のア - タかどうかを判断し,EBCDIC コードに変換する 場合には16進数の"30"から"39"の値の ときのみに,前記パイトに対応したフラグを論理 值" 1 " に設定し、ASCII コードに変換する場合 には16進数の * FO"から"F9" の値のときのみに, 前記パイトに対応したフラグを論理値"1"に設 定する手段と; ASCII コードを EBCDIC コードに変 換するテープル,又は EBCDIC コードをASCII コー ドに変換するテーブルを予め記憶しておくタング ムアクセスメモリとを有し,前記フラグがどれか 一つでも論理値"0"の場合、論理値"0"のフ ラグに対応した前記第2のオペランドレジスタの バイトにより,前記ランダムアクセスメモリのア ドレスを選択してコード変換した出力をバイト単 位で前記第3のオペランドレジスタに格納すると とを特徴とする高速コード変換方式。・

以下氽日

3.発明の詳細な説明

[産菜上の利用分野]

本発明は ASCII (American Standard Code for Information interchange) コードを EBCDIC (extended binary coded decimal interchange code) コードに、又は EBCDIC コードを ASCIIコードに変換するコード変換方式に関する。

〔従来の技術〕

従来, この機のコード変換は, ソフトウェアに よって行なっていた (例えば特別昭 62-119629)。 【発明が解決しようとする課題】

上述した従来のコード変換方式は、ソフトウェ アによって行なっていて主記憶上に変換テーブル を持っていたのでコード変換に時間を要するとい う欠点があった。

本発明の目的は、高速にコード変換を行なうことができるコード変換方式を提供することにある。 (裸題を解決するための手段]

本発明によれば、ASCII コードを EBCDIC コードに、あるいは、EBCDIC コードを ASCII コードにコ

たフラグを論理値"1."に設定する手段と;
ASCIIコードをEBCDICコードに変換するテーブル、
又はEBCDICコードをASCIIコードに変換するテー
アルを予め記憶しておくランダムアクセスメモリ
とを有し、前記フラグがどれか一つでも論理値
"0"の場合、論理値"0"のフラグに対応した前配第
2のオペランドレジスタのバイトにより、前配ランダムアクセスメモリのアドレスを選択してコード変換した出力をバイト単位で前配第3のオペランドレジスタに格納することを特徴とする高速コード変換方式が得られる。

(実施例)

次に本発明について図面を参照して説明する。 まず、ASCIIコードと EBCDIC コードとについて 説明する。

1 0 進数の 0 か 5 9 は 、 ASCII コードでは 、 16 進数の " 3 0 " か 5 " 3 9 " で表わされるのに対して 、 EBCDIC コードでは 、 1 6 進数の " F 0 " か 5 " F9" で決わされる。 従って 、 ASCII コードが 1 0 進数データ (数字) を表わしている場合 ・

ード変換するコード変換方式において、EBCDICコードで変換する場合は、16進数の"FOFO …FO"を設定し、ASCIIコードに変換する場合は、16進数の"3F3F … 3F"が設定される第1のオペランドを格納する第2のオペランドを格納する第2のオペランドを格納する場合は、前記第2のオペランドレジスタの内容との論理和を演算し、ASCIIコードに変換する場合は、前記第1のオペランドレジスタの内容と前記第2のオペランドレジスタの内容と前記第2のオペランドレジスタの内容と前記第2のオペランドレジスタの内容と前記第2のオペランドレジスタの内容と前記第2のオペランドレジスタの内容との論理機を減算する次算器といい、変換なる第3のオペランド

EBCDIC コードに変換する場合には 1 6 進数の"30" から" 3 9 " の値のときのみに、前記パイトに対応したフラクを論理値 " 1 " に設定し、 ASCII コードに変換する場合には 1 6 進数の " F 0 " から" F 9 " の値のときのみに、前記パイトに対応し

ジスタと; 前記第 2 のオペランドレジスタの各バイトが 1 0 進数のデータかどうかを判断し、

ASCII コードと 1 6 追数 データ * FO * との論理和 たとれば、 EBCDIC コードの数字が 得られる。逆に、 EBCDIC コードが数字を 表わしている場合、 EBCDIC コードと 1 6 追数 データ * 3F * との論理模をとれ ば、 ASCII コードの数字が得られる。

第1凶は,本発明の一実施例のプロック図である。

以下、ASCIIコードを EBCDIC コード化変換する場合について述べる。第1のオペランドレジスタ1にデータバス100を通して16進数アータ "FOFOFOFO" (ASCIIコード化変換する場合は、16進数の"3F3F3F3F")を設定し、第2のオペランドレジスタ2にデータバス101を通して主記憶装置より ASCIIコード(ASCIIコードに変換する場合は、EBCDICコード)のオペランド4バイトを設定する。

次のタイミングで、第1のオペランドレジスタ 1の出力バス102のデータと第2のオペランドレジスタ2の出力バス103のデータとを演算器 3によって論理和演算(ASCIIコードに変換する

特開平2-33624(3)

場合は、論理機 () を行ない、その結果をデータに 2 1 0 4 によって第3のオペランドレンススタ 2 で 3 で 3 で で 5 で 3 で で 5 で 5 で 3 9 で の 値 (ASCII コードに変換 かどうかない 4 で 5 で 5 で 6 進数の ** FO ** から ** F9 ** の 値) かどうかない 5 で 6 進数の ** F0 ** から ** F9 ** の 値) かどうかない 6 進数の ** F0 ** から ** F9 ** の 値) かど ド ド で 3 で から ** F9 ** の 値) か ど ド で 3 で から ** F9 ** の 値) か ど らか を ジスタ 2 の 各 バイトの 出力 信号 1 0 5 ~ 1 0 8 の 名 各 と 1 6 進数の ** 3 0 ** から ** 3 9 ** の データ 信 号 (ASCII コードに変換 する 場 合 は 、 1 6 進数の ** 3 0 ** から ** 3 9 ** の データ 信 号 (ASCII コードに変換 する 場 合 は 、 1 6 進数 に 数 と 比 校 一 数 に よっ た か ら ** 5 で 9 で 1 2 に 3 で か 5 ~ 8 に より 比 校 の フラグ 9 ~ 1 2 に 3 理値 1 が セット される。

各々のフラグタ~12が金て論理値1ならば、フラグタ~12の出力信号110~113は論理 状回路13によって論理 枡がとられ信号級111 が論理値1となる。その結果、第3のオペランド レジスタ4に設定されたテータは EBCDIC コードに

4. 図面の簡単な説明

}

第1図は本発明のプロック図である。

1,2,4…オペランドレジスタ,3… 演算器,5,6,7,8…比較一致回路,9,10,11, 12…フラグ,13…論理稅回路,14… RAM。

二三人 (7783) 并显土 池 田 窓 保

変換されたコードとして、(ASCIIコード変換する場合は、ASCIIコードに変換されたコードとして)主記憶装置へ信号線115を通して送られる。また、各フラグ9~12がどれか1つでも論理値のならば、論理値のに対応するバイトが選択されて、ASCIIコードをEBCDICコードに変換する変換テープルを初期設定時に記憶したRAM 14のアドレスになる。(たか、EBCDICコードをASCIIコードに変換する場合には、RAM 14には、初期設定時には、EBCDICコードをASCIIコードに変換する場合には、EACIIコードに変換するの出来、RAM 14には、を受換テープルが記憶される。)その結果、RAM 14の出力信号116はEBCDICコードに変換されたコードとなり、第3のオペランドレジスタの対応するバイトに設定される。

〔発明の効果〕

以上説明したように本発明は、EBCDIC コードを ASCII コード化する処理、又は ASCII コードを EBCDIC 化する処理をハードウェア化することによ り、コード変換処理を高速化できる効果がある。

山下氽日

